DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

02939131 **Image available**
COMPLEMENTARY ANALOG SWITCH

PUB. NO.: **01-236731** [JP 1236731 A]

PUBLISHED: September 21, 1989 (19890921)

INVENTOR(s): KAWADA SHIGERU

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 63-063856 [JP 8863856]

FILED: March 16, 1988 (19880316)

INTL CLASS: [4] H03K-017/08; H03K-017/60; H01L-027/08

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits); 42.2 (ELECTRONICS --

Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 861, Vol. 13, No. 568, Pg. 77,

December 15, 1989 (19891215)

ABSTRACT

PURPOSE: To prevent the malfunction by providing a protecting device including a switch element which is inserted between a signal line connecting two complementary transistor TR gates and a specific potential supply terminal and is controlled to be made conductive for nonconduction of gates.

CONSTITUTION: If a positive excessive input signal is applied to a terminal 10 when CMOS gates 150 and 160 are turned off and the circuit between an analog signal input/output terminal 10 and a common terminal 1 is in the non-connection state, source electrodes 112 and 121 of FET switches 110 and 120 are pulled to a high positive potential together. The PN junction of the switch 110 is forward bias and a partial current flows to a supply voltage terminal VDD by a large positive signal. The absolute value of the voltage between the gate and the source exceeds a threshold voltage by the

large positive signal to the source electrode 112 and the switch 110 is made conductive, and a current path is formed between the source electrode 112 and a drain electrode 113. However the potential of a terminal 102 does not rise because an FET 130 goes to the conductive state and is connected to an earth terminal, and FETs 150 and 160 are turned off as they are, and the excessive input signal does not reach the terminal 1.

⑩日本国特許庁(JP)

m 特許出願公開

⑫公開特許公報(A)

平1-236731

SInt. Cl. 4

識別配号

3 2 1

庁内整理番号

❸公開 平成1年(1989)9月21日

H 03 K 17/08

C-8124-5 J G-8124-5 J

27/08

-7735-5F審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称 相補型アナログスイッチ

> 20特 顧 昭63-63856

願 昭63(1988)3月16日 22出

Ш H 個発 明

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号 勿出 題 人 日本電気株式会社

弁理士 内 原 の代 理 人

1. 禁明の名称 柏補型アナログスイッチ

2. 特許請求の範囲

少なくとも1つのアナログ借号端子と他のアナ ログ信号端子との間に挿入された柑橘トランジス メ・ゲートを備えてなる相補型アナログスイッチ において、前記相補トランジスタ・ゲートと選列 に弾入された他の相機トランジスタ・ゲートと、 前記二つの相補トランジスタ・ゲートの間を結ぶ 信号鍵と特定単位供給油子間に抑入され、前配二 つの相待トランジスタ・ゲートの時通・非時途を 劇劇する調剤信号によって前記相抽トランジスタ ・ゲートの非導通時に導通となるよう副邸される スイッチネ子とを含む保護袋道を有することを特 敬とする相補型アナログスイッチ。

3. 発明の辞述な説明

1産産上の利用分野 〕

本発明は相相型アナログスイッチに與し、特に、 モノリシック集積回路上に形成されるCMOSアナ ログスイッチに殴する。

〔従来の技術〕

従米、モノリシック集積通路上にて形成される アナログ信号入力のマルチプレクサに使用される スイッチ回路は、アナログ信号入力の入力電圧範 囲を広くとれる様に CMOS構造を用い、例えば第 4 凶に示すように、各アナログ信号入出力端子 10、20、…. 九0にそれぞれ接続され、デコ ーダ鉤略2からの勧御信号180、2[.]80、…, n 8 Oがゲートに印加されたpMOSPETスイッ チ150, 250, …。 m 50と、財政信号180. 280.…. n 80 がそれぞれ入力されたインパ ータ170、270、…。n70の出力である制 脚盤号190.290.…, n90がゲートに印 加された nMOS FET スイッチ 1 6 0 . 2 6 0. …. n 6 0とを用いて解成されており、通常静電気に 対する保護のため、各入力端子にダイオードと抵

疣による保護袋魔尊(凶示しない)がつけられて いた。

第5点は第4点に示した従来のマルチブレクサ におけるスイッチを操機回路上に実現した場合の 一例を示した模式図である。

p型の集積回路基板3上に設けられたロウェル 151にpMOS FET スイッチ 150が形成され、また基板3上にnMOS FET スイッチ160 が形成されている。

〔発明が解決しようとする疎随〕

上述した従来のCMOSアナログスイッチは、アナログ借号入出力選子と共通端子という2つのアナログ借号端子の間にCMOSゲートが挿入されているだけであるので、アナログ信号入出力強子に加わる過大毎圧により諷動作する場合が生じるという欠点があった。

本発明の目的は、過大電圧化よる換動作を防止 する保険袋健を偏えた相補超アナログスイッチを 提供することにある。

〔繰越を解決するための手敗〕

本発明の相補数アナログスイッチは、少なくとも1つのアナログ信号端子と他のアナログ信号端子との間にそれぞれ挿入された相補トランジスタ・ゲートを備えてなる相補数アナログスイッチにかいて、前配相補トランジスタ・ゲートと直列に挿入された他の相補トランジスタ・ゲートの向を結ぶ信号録と特定を位供給湯子間に挿入され前記二つの相補トランジスタ・ゲートの海迪・非導速を制岡

れ、との場合はゲート電価155は高レベルとな っているためpMOS FET スイッチ150 はオ ンしないが、一万nMUSFETスイッチ160 にかいては、ソース促復し61に気の過大入力信 身が印加されるとp型基板3と限方向接合が形成 され印加された負債号により一部の電流はP型基 放接地点4から電流が流れる。またゲート電極 163は低レベルつまりほぼ疑地電紅にありの MOS PET スイッチ160のゲート・ソース国 電圧VGS がしきい電圧VIRよりも小さかったた めオフしていたのが、ソース 復後161が負の窓 位となるために、ゲート電位がほぼ伝施電位にも かかわらずVGBがVtBより大きくなって、ロ MOS FET スイッチ160がオンして しまいと の食の過大入力信号が共通関子1へ到差してしま い共通脳子1の電位に燃影響を与えてしまう。― 方アナログ信号入力婦子10 に正の地大入力信号 が印加された場合は、上述とは全く逆にpMOS FET スイッチ150がオンしてしまい 河様に共 通端子1 化熟影響を与えてしまっていた。

する制即は号によって敷配相称トランジスタ・ゲートの非導通時に導迪となるよう調率されるスイッチ業子とを含む保護装置を有するというものである。

(実施男)

次に本発明について図面を診照して説明する。 第1図は本発明の第1の実施例の図路図である。 ナナログ信号入出力端子10.20…は本発明の の映数袋盤100,200.…の第1の端子101. 201.…に接続され、保護されるMOSFET スイッチ(150.160).(250.260). …はそれぞれソース電極円士かよびドレイン電極 向士に共通に接続されてCMOSゲートを構成し、 その共通ソース電極が保護後盤100.200. …の第2の端子102.202,…に接続されて いる。保護されるスイッチのうちpMOSFET スイッチ150.250.…のゲート電極はそれ ぞれ割師信号級180.280…に接続され、 n MOSFET スイッチ160.260.…のゲート な極は、それぞれば即信号録180.280. …の反転組号を作るインパータ170,270. …を介して、制御信号190,290,…が接続 されている。保証表置100.200.…を構成 しているpMOS FETスイッチ110、210. …のゲート電極は耐御信号線180.280、… に登めされてかり、 n MOS PETスイッテ1 20. 2 2 0 。…のゲート電化化は制度信号級190。 290.…化級銃されており、これらp MUS FET スイッチ 1 1 0 . 2 1 0 . …のソース電幅 は、n数MOS FET スイッチ120.220. …のソースを強にそれぞれ姿貌され保護装置 100、200、…の第1の場子101、201. …に接続されている。またpMU8FET スイッ チ110.210.…のドレイン電磁は,n HOS PBT スイッチ120、220、…のドレイン唯 住にそれぞれ妥议され保険美屋100.200. …の第2の端子102。202…に接続されてい る。また保護装置100.200.…の第3の MOS FET スイッチである a MOS FET スイ ッチ(スイッチ栄子)130,230,…は保險

接債100.200.…の第2の増子102.202. …と接地電位との間に優級されゲート電極点は間即借号線180、280、…に最級されている。また保健されるMOS FET スイッチ対(CMOSゲート)(150.160).(250;260) …の共通電極はお互いに接続され、共通端子1(他のアナログ信号端子)に接続されている。

ととてCMOSグート(150.160).と
(110.120)は同時にオン/オフし、 a MOS
PET スイッチ130はCMOSグート(110.
1 20)と遊相でオン/オフする。したがって
CMOSグート(150.160)と(110.120)
がオフしている時には保護委置の第2の畑子102
はMOS PETスイッチ130がオンし低インビー
ダンスで被地されている。一万CMOSグート(150.
1 60)と(110.120)がオンしている時は
mMOS PET スイッチ130はオフし、アナロ
グ信号入出力燿子10と共通科子1とが接続状態
となっている。

第2図は保護装置を集積回路で晃曳した場合の

一側を示す模式図である。

今CMO8 ゲート(150.160) がオフし、 アナログ信号入出力端子10と共通端子1間が非 接続状態にある時に、アナログ信号入出力端子10 に正の過大入力信号が印加されたとする。pMOS PET スイッチ110のソース電極112と n MOS PETスイッチ120のソース電極121 は共に大きな正常位へ引かれ、pMOS FET ス イッチ110の π ウェル111とソース電値12 との国のPN接合は顧方向パイプスとなり、印劢 された大きな正信号により一郎の電流はウェル袋 税点114より電弧電圧選子 VDD へ流れる。 ま た、 p MOB FRT 110はゲート電極が绳子 103を介して電像電位にバイアスされ本米オフ しているが、ソース電低112への大きな正信号 によりゲートソース間電圧 Vcs の絶対値が閾値管 圧VTRよりも大きくなり導通し、ドレイン電極 1 1 3 との間に低跳紅路が形成される。一方 n MOS PET スイッチ120においてはpMOS FET スイッチ110とは勇敢盟が異なるため一 切不具合は生じない。しかしととでMOS FET スイッチ対(110.120)の接続されている原2 の選子102は、nMOS FETスイッチ130が 時速伏蔵となり接地職子に接続されているため、 気位が上昇せず、MOS PET スイッチ対(150.160)はオフしたままとなり、この正の選大入力信号は共逸選子1へ到達する事はなくなる。

一方アナログ入出力場子10に負の過大入刀信号が印加された場合は、上述の限明とは逆にりMUS FET スイッチ110は一切不具合を生じないが、nMOS FET スイッチ120 にかいてソース電低121と蒸板3との間で順万向ペイアスとなり、一部販売が蒸放接地点4より流れ、ソース電低121とドレイン電低122との間に収定性格が形成される。しかしnMOS FETスイッチ130により第2の端子102は低インピーダンスで接地されているため、MOS FETスイッチカスで接地されているため、MOS FETスイッチカスで

くなろ。

たとで第2の強子102の単位は入力された過大入力信号をMOSFETスイッチ110又は120のオン批抗とMOSFETスイッチ130のオン抵抗とで分近したものとなるため、過大入力信号の単位の絶対値をVIN、pMOSFETスイッチ110がオンした時のオン抵抗を比110・nMOSFETスイッチ120がオンした時のオンした時のオン抵抗を比110・nMOSFETスイッチ120がオンした時のオン抵抗を比120・またnMOSFETスイッチ130のオン抵抗を比130とすると、第2の端子102の進位V102は、

正の過大入刀信号の場合、

V102=V1x×R130/(R110+R130) 負の超大入力信号の場合。

V102=-VINXR130/(R120+K130)

従って、過大入力信号が印加された場合、それが正の過大入力信号あるいは負の過大入力信号のいずれであるにせよ、第2の残子102の電位V102が上述のように定まるのでnMOS FET

られるので負の過大入力信号に対する保護効果が 大きい。

以上、相補トランジスタ・ゲートがCMOS 構成の場合について説明したが、横型パイポーラ・トランジスタを使用してもよいことは改めて辞述するまでもなく明らかである。

[発明の効果]

以上説明したように、本発明は相補型アナログスイッチにおいて、もう一つの相補トランジスタ・ゲートを挿入し、電飲溶子又は後吃端子に他海が接続されたスイッチ業子4を1個付加するととにより、入出刀端子(アナログ信号端子)に印加された正または負の過大入力信号が誤まって他のアナログ信号端子へ伝递されることはなくなり、相補型アナログスイッチの調動作を防止できる効果がある。

特化アナログスイッチの他将物化サンプル・ホールド回路が接続されている場合には、アナログスイッチが非導通のホールド快速化をいて、入出力回路に迫大入力信号が印加されてもホールド値

スイッチ130のオン抵抗が小さいと全く問題が ない。

との第1の契施例では負の過大入力信号の場合 より、正の過大入力信号の場合の方がMOS PET スイッチ150または150のゲートソース間電 圧Vcsを小さくかさえられるので正の過大入力債 号に対する保護効果は大きい。

第3 図は本第明の第2の実施例の回路図である。 第1図に示した第1の実施例とほぼ阿様な構成で あるが、各保護装置100,200.…の第2の端 子102,202…に接続されていたスイッチボ子 が解1の実施例ではnMUS FETスイッチで設地 端子との間を導通させていたが、本実短例ではp MOS FETスイッチ140,240,…を介して生 銀端子VDDに接続されている。

とのように構成をすると、第1の失態例に率じた動作をするが、ただしこの場合は第1の実態例とは反対に正の過大入力信号の場合より負の過大入力信号の方がMUS FETスイッチ150または160のゲートソース関電圧 VG8が小さくおさえ

が思されたい。

また、いくつかのアナログスイッチの一端が共 油に最終されマルチブレクサを構成している場合 も、選択されていない入出力選子に過大入力信号 が印加されても選択されているスイッテへの影響 は全くない。

以上説明した通り、特にサンブル・ホールド国路と組合わせて使用されるアナログスイッチ図路、あるいはマルチブレクサ図路と組合わせて使用されるアナログスイッチ図路として過大入力時の以受発生を断止する大きな効果を示すものである。

尚入出力端子から保護装置化単る転塔化電光的 脱抵抗を接続する等の公知の創電保護等と組合わせて使用してもよいととは当然である。


4. 図面の簡単な説明


第1図は年発明の第1の実施例の回路図、第2 図は第1の実施例をチップレベルで説明するため の模式図、第3図は本発明の第2の実施例の回路 図、第4図は従来例の回路図、第5図は従来例を

特閒平1-236731 (5)

チ,ブレベルで啟明するための侵式凶である。 1 ……共曲端子、2 ……デコーダ、3 ……集横 闽略茜做、4 ……基积段地点、10,20,…, n 0 ……入山力端子、100,200。… 保護接置、 101.201……解1の海子、102; 202…… 解 2 の縄子、 1 0 3 . 1 0 4 . 2 0 3 . 2 0 4 ……簿 子、110,140.150,210,240,250. ... n 5 0 p MOS FET スイッチ、 1 2 0 . 130.160.220.230.260. ... n 60 n MUS PET x 4 , f. 170.270. ... n 70 1 2 1 3 0 . 1 9 0 . 2 8 0 . 2 9 0 . 111.151 0 = N, 112.113, 121. 122.131.132.152.153.161. 162ソース又はドレイン単位、115. 123, 133, 155, 163 ……ゲート電極。

代度人 弁理士





特開平1-236731 (6)

